CLIPPEDIMAGE= JP358157146A

PAT-NO: JP358157146A

DOCUMENT-IDENTIFIER: JP 58157146 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: September 19, 1983

INVENTOR-INFORMATION:

NAME

WATANABE, SHUJI

ASSIGNEE-INFORMATION:

NAME

FUJITSU LTD

COUNTRY

N/A

APPL-NO: JP57039647

APPL-DATE: March 12, 1982

INT-CL (IPC): H01L021/60; H05K001/18

US-CL-CURRENT: 257/669

ABSTRACT:

PURPOSE: To prevent the application of excessive pressure and to enable to remove the trouble caused by the excessive voltage being applied on a conductive bump by a method wherein a spacer, consisting of a photosensitive resin, is interposed between a semiconductor chip and a substrate.

CONSTITUTION: Spacers 6, which were formed on the circumferential part of the surface of the semiconductor chip 1, are interposed between the semiconductor chip 1 and the substrate 4. These spacers 6 are consisted of photosensitive resin, and they are formed in such a manner that photosensitive resin, such as spinner and the like, is applied on the surface of the

semiconductor substrate
1 in the prescribed thickness and then a patterning is
performed using an
ordinary photo exposing method. The spacers 6, consisting
of photosensitive
resin, can be easily formed with the prescribed thickness
by regulating the
spinner speed and the viscosity and the like of the
photosensitive resin when
it is applied thereon.

COPYRIGHT: (C)1983,JPO&Japio

(9 日本国特許庁 (JP)

⑩公開特許公報(A)

① 特許出願公開

昭58-157146

① Int. Cl.³
 H 01 L 21/60
 H 05 K 1/18

識別記号

庁内整理番号 6819-5F 6810-5F 砂公開 昭和58年(1983)9月19日

発明の数 1 審査請求 未請求

(全 3 頁)

匈半導体装置

20特 願

願 昭57-39647

20出 願 昭57(1982)3月12日

仍発 明 者 渡辺修治

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

仰代 理 人 弁理士 井桁貞一

明 編 書

1. 発明の名等

半准体装置

2. 特許智求の範囲

半導体チップ表面に配数したチップ信電板と、 前配半導体チップとは別の基板表面に配数した基 板信電板と容電ペンプを介してフェイスダウン ポンディングしてなる構成において、前配半導体 チップと基板との間に感光性機能からなるスペー サを介在させたことを特徴とする半導体機能。

- 1. 発明の評価な説明
- (a) 発明の技術分野

本発明は半導体装置に乗り、さらに具体的には 半導体チップと蒸板とをフェイスダウンポンデイ ングレでなる構成の半導体装置における接続構造 の改良に関するものである。

(4) 従来技権と問題点

半導体チップに例えば受動素子や健静素子を形成し、その半導体チップとは別の基板に配額や受動素子あるいは能動素子等を形成し、それら半導

体チップと基板とを対向配置して接続する。いわ ゆるフエイスダウンポンディング法は周知である。 このようなフェイスダウンポンディング法で半導 体チップと基板とを接続するには、一般に半導体 チップ表面にチップ質電板を配設し、また基板表 面にも基板価電板を配設して、それらチップ価電 極あるいは基板保電器に例えばインジウムや網鉛 合金のような準電ペンプを形成する。そして前記 チップ個電板と基板側電板とを位置合せするとと もに半導体チップと基板とが所定の間隙になるよ う、例えばメンディング設置によつて興奮した状 鉄で、前記導電パンプで排着することにより、テ ップ個電板と基板側電板とを導電メンプを介して 袋貌するようになつている。 このように半導体チ ツブと基板との間線をポンディング装置で調整す るのであるが、その調整時に閲覧が所定の閲覧と りも小さくなることがある。その際、導電パンプ に必要以上の圧力が知わり、そのペンプに変形を 生じ、道電ペンプ根互間のピンチが狭い場合には 電艦関の短絡を招くことがある。また電艦間の短 語にまで到らなくても、テップ侵電極や基板侵電 毎にも必要以上の圧力が加わり、その結果、能動 妻子の特性劣化等の思影響を与える等の容量があ

つた。

(4) 発明の目的

本発明は前述の点に値みなされたもので、半導体チップと基板とをフェイスダウンポンディング する際に、半導体チップと基板との間隙を所定の 関節に保持できる構造の半導体装置の提供を目的 とするものである。

(4) 発明の構成

本発明による半導体装置は、半導体チップ表面 に配較したチップ個電価と、前配半導体チップと は別の基板表面に配数した基板循電価とを導電ペ ップを介してフェイスダウンポンディングしてな る構成において、前配半導体チップと基板との間 に感光性樹脂からなるスペーサを介在させたこと を特徴とするものである。

(a) 発明の実施例

以下本発明の実施例につき図面を参照して説明

このようにして形成されたスペーサ6を半導体 チップ1と基板4との間に介在させることにより、 それらスペーサ6で半導体チップ1と基板4との 間歇が所定の間隙に保持されることとなる。かく して、半導体チップ1と基板4とをフェイスがウ ンポンディングする際、導電パンプ8に必要以上 の圧力が加わることなくチップ個電極8と基板個 電極5とが導電パンプ8を介して接続されること となる。その結果、準電パンプ8の腹形に飼肉す T 5.

第1間は本発明による半導体装置の構造を転明 するための概念的に示した要部断面図であり、第 2 図は本発明による半導体装置における半導体チ ップの機器を影響するための概念的に示した复数 上面図であつて第1図と同等部分には同一符号を 付してある。両国において、1は半導体チップで あつて、その半導体チップ1表面にはチップ個質 無 2 が配数してあり、さらにそれらチップ個性紙 2 上にはインジウムや組鉛合金のような準電パン ブ8が形成してある。また4は基板であつて、そ の基板4表面には基板電板5(第1図参照)が配 設してある。そして第1日に示すように、前紀半 導体チンプ1表面に配設されたチップ値電艦2と 基板も表面に配設された基板個電板もとが位置会 せされ、各チップ側電艦2とそれらに対応する基 板側電艦 5 とは導電パンプ 8 で溶着されて接続が なされている。ここまでの構造は従来のものとさ して変らないが、本発明による半導体装置の従来 のものと異なるのは、例えば単細体チップ1ヵ面

る電板間の短結や、チップ側電板2中基板側電板 5 に必要以上の圧力が加わることによって生じて いた能動素子の特性劣化等の障害は除去される。

またスペーサ 6 は前述のようにその厚みが極め て 容易に 数定できると同時に、 感光性樹脂を用い るので、 微少な 半導体チップ 1 表面にも 写真 電光 法 で容易に 所定形状のスペーサを形成する ことが できる。

(月 発明の効果

以上の説明から明らかなように本発明によれば、 半導体チップと基板とをフェイスダウンポンディ ングする際、半導体チップと基板との間除を所定 の間除に保持することができ、必要以上の圧力が 導電ペンプに加わるのを防止し得て、その必要以 上の圧力が導電ペンプに加わることに起因する際 客を除去することができ、半導体接置の製造参留 りの向上ができる利点を有する。

4. 図面の簡単な説明:

第1回は本発明による半導体接触の構造を説明 するための概念的に示した姿部新面図、第2図は

第 1

本発明による半導体装置における半導体チップの 構造を説明するための概念的に示した要部上面図 である。

図において、1は半導体チンプ、2はチンプ側 電板、8は導電パンプ、4は基板、5は基板側電 紙、6はスペーサをそれぞれ示す。



